(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-43869 (P2002-43869A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl. ⁷		識別記号	F I	テーマコート*(参考)
H03F	3/195		H03F 3/195	5 F 0 3 8
H01L	27/04		1/02	5 J 0 9 2
	21/822		H01L 27/04	F
H 0 3 F	1/02			E
				С
			審查請求 未請求	請求項の数7 OL (全 9 頁)

(21)出贖番号 特願2000-226690(P2000-226690)

(22)出顧日 平成12年7月27日(2000.7.27) (71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 梅田 俊之

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 100083161

弁理士 外川 英明


最終頁に続く

高周波集積回路及び半導体装置 (54)【発明の名称】

(57)【要約】

【課題】 本発明は高周波で信号を入出力する携帯電話 機中に搭載された電力増幅器、低雑音増幅器等の高周波 集積回路が実装の形態に関わらず高利得、高効率を得る 方式を提供する。

【解決手段】 半導体基板102上に設けられ、かつ、 入力信号を増幅し、増幅した入力信号を出力する信号増 幅回路110と、前記半導体基板上に設けられ、かつ、 前記信号増幅回路の接地電極と配線のみで接続された第 1接地端子113と、前記半導体基板上に設けられ、か つ、容量結合回路115を介して前記信号増幅回路の接 地電極と接続された第2接地端子114を備える高周波 集積回路。



【特許請求の範囲】

【請求項1】 半導体基板上に設けられ、かつ、入力信号を増幅し、増幅した入力信号を出力する信号増幅回路と、

前記半導体基板上に設けられ、かつ、前記信号増幅回路の接地電極と配線のみで接続された第1接地端子と、 前記半導体基板上に設けられ、かつ、容量結合回路を介 して前記信号増幅回路の接地電極と接続された第2接地 端子を備える高周波集積回路。

【請求項2】 前記容量結合回路の容量値が可変である ことを特徴とする請求項1記載の高周波集積回路。

【請求項3】 前記第1及び第2接地端子と前記半導体 基板外部の回路とはワイヤを用いて接続されることを特 徴とする請求項1記載の高周波集積回路。

【請求項4】 前記ワイヤの誘導値と、前記容量結合回路の容量値の積の平方根の逆数が前記信号増幅回路の使用角周波数帯に近い値であることを特徴とする請求項3記載の高周波集積回路。

【請求項5】 前記第2接地端子は、さらに負性抵抗回路を介して前記信号増幅回路の接地電極と接続されることを特徴とする請求項1記載の高周波集積回路。

【請求項6】 前記負性抵抗回路は前記信号増幅回路の接地電極側の寄生抵抗値と抵抗の絶対値が実質的に等しく、かつ、負の符号の抵抗値を持つことを特徴とする請求項5記載の高周波集積回路。

【請求項7】 半導体基板上に設けられ、かつ、入力信号を増幅し、増幅した入力信号を出力する信号増幅回路と、前記半導体基板上に設けられ、かつ、前記信号増幅回路の接地電極と配線のみで接続された第1接地端子と、前記半導体基板上に設けられ、かつ、容量結合回路を介して前記信号増幅回路の接地電極と接続された第2接地端子を有する高周波集積回路と、

前記高周波集積回路を実装したリードフレームと、 前記第1接地端子と前記リードフレームの第1接地リー ド線を接続する第1ワイヤと、

前記第2接地端子と前記リードフレームの第2接地リード線を接続する第2ワイヤと、

前記高周波集積回路を覆うモールド樹脂を備える半導体 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は無線通信システム等の無線周波(高周波)帯域で使用する集積回路(Integrated Circuit; IC)に関する。

[0002]

【従来の技術】携帯電話の小型軽量化、高性能化、低価格化に伴い、装置内部の各部品は高効率、低価格がますます要求されてきている。特に信号を出力するパワーアンプ等の高周波部品は、部品価格を下げるため高性能を維持しつつ低価格なパッケージ部材等を用いる必要があ

る。

【0003】通常GHz帯で使用するパワーアンプは高周波で特性の得られるGaAs系ショットキーゲート電界効果トランジスタ(metal semiconductor FET; MESFET)やGaAs系へテロ接合バイポーラトランジスタ(heterojunction bipolar transistor; HBT)等を増幅素子としたICチップを使用する。この素子はウェハ価格や製造コストの高価なものであるため、パワーアンプの製品価格を低価格に抑えるためにはパッケージの実装コストを抑えることが一般的である。低価格なパッケージの一例としてはプラスチックパッケージがある。

2

【0004】図13は従来のプラスチックパッケージの概略図を示す。リードフレーム100のベッド101上にICチップ102を搭載し、ICチップの外域をモールド樹脂(エポキシ樹脂)103で覆っている。このプラスチックパッケージはエポキシ樹脂など安い部材で構成できることと、量産ラインで大量に生産できるため、低価格化には最も適している。

【0005】ICチップをプラスチックパッケージに実装 20 する方法は、ベッド101へICチップを固定し、ワイヤ 130によってIC電源リード線104、入力リード線105及び出力リード線106とICチップのパッド107との電気的接続をおこなう。また、ICチップの接地パッド108も同様にワイヤ130によってリードフレームの接地リード線109と電気的接続される。これらの電気的接続がされた後、型枠に固定されたモールド樹脂103を注入し、プラスチックパッケージが完成する。このようにプラスチックパッケージは簡便で量産に適し、部材費も廉価のため、携帯電話のような大量生産品には30最適である。

【0006】上述したように、プラスチックパッケージは実装費、部材費ともに非常に安くできるため、携帯電話等に用いるのに適している。しかし、高周波集積回路をプラスチックパッケージに実装する場合、特にパワーアンプなど高利得、高効率が要求される回路をプラスチックパッケージに実装した場合に、ICチップ単体での特性に比較してプラスチックパッケージ全体としての特性が劣化するという問題点がある。

【0007】以下、図14を用いて上述した問題点を説明する。ICチップ102をワイヤによって接地リード線109に実装するために、ICチップ上の接地パッド108からモールド樹脂103外部への接地方向を見た場合、ワイヤ130の誘導性により周波数に比例して、接地インピーダンスZが増大して見えることになる。ここで、従来のICチップのブロック図を図15に示す。従来のICチップでは、信号増幅回路110の接地電極とICチップの接地端子113とは配線のみで接続されていた。

【0008】また、プラスチックパッケージには必ず対地容量が存在するため、ICチップの接地パッド108からパッケージ外部の接地点(例えば、プラスチックパッ

3

ケージが実装されているプリント基板の接地点)へは容量的に結合されている。このため、ICチップ102から見た場合ワイヤ130の誘導性と対地容量によって並列共振的に作用するため、ICチップ内の増幅素子の使用周波数帯が高周波化するのに応じて、接地インピーダンスが増大して見えることになる。接地インピーダンスが増大することによりICチップ内の増幅素子の利得が下がり、出力パワー(出力パワー)=(入力パワー)×(利得))の劣化及び効率の劣化が生じる。パワーアンプでは出力パワーの劣化は大きな問題であり、対策が必要である。

[0009]

【発明が解決しようとする課題】本発明の目的は前述した出力パワーの劣化を低減した高周波集積回路を提供することである。

[0010]

【課題を解決するための手段】第1の発明は、半導体基板上に設けられ、かつ、入力信号を増幅し、増幅した入力信号を出力する信号増幅回路と、前記半導体基板上に設けられ、かつ、前記信号増幅回路の接地電極と配線のみで接続された第1接地端子と、前記半導体基板上に設けられ、かつ、容量結合回路を介して前記信号増幅回路の接地電極と接続された第2接地端子を備える高周波集積回路である。

【0011】第2の発明は、前記容量結合回路の容量値が可変であることを特徴とする第1の発明に記載の高周波集積回路である。

【0012】第3の発明は、前記第1及び第2接地端子と前記半導体基板外部の回路とはワイヤを用いて接続されることを特徴とする第1の発明に記載の高周波集積回路である。

【0013】第4の発明は、前記ワイヤの誘導値と、前記容量結合回路の容量値の積の平方根の逆数が前記信号増幅回路の使用角周波数帯に近い値であることを特徴とする第3の発明に記載の高周波集積回路である。

【0014】第5の発明は、前記第2接地端子は、さらに負性抵抗回路を介して前記信号増幅回路の接地電極と接続されることを特徴とする第1の発明に記載の高周波集積回路である。

【0015】第6の発明は、前記負性抵抗回路は前記信号増幅回路の接地電極側の寄生抵抗値と抵抗の絶対値が実質的に等しく、かつ、負の符号の抵抗値を持つことを特徴とする第5の発明に記載の高周波集積回路である。

【0016】第7の発明は、半導体基板上に設けられ、かつ、入力信号を増幅し、増幅した入力信号を出力する信号増幅回路と;前記半導体基板上に設けられ、かつ、前記信号増幅回路の接地電極と配線のみで接続された第1接地端子と;前記半導体基板上に設けられ、かつ、容量結合回路を介して前記信号増幅回路の接地電極と接続された第2接地端子を有する高周波集積回路と、前記高

周波集積回路を実装したリードフレームと、前記第1接 地端子と前記リードフレームの第1接地リード線を接続 する第1ワイヤと、前記第2接地端子と前記リードフレ ームの第2接地リード線を接続する第2ワイヤと、前記 高周波集積回路を覆うモールド樹脂を備える半導体装置 である。

4

【0017】本発明によれば、信号増幅回路を構成する 増幅用トランジスタの使用周波数帯で、第1接地端子へ 接続する経路の接地インピーダンスが増大しても、第2 接地端子へ接続する経路は実装時の寄生インダクタンス 成分と容量結合回路との関係が直列共振的に作用するた め、接地インピーダンスは最小の値を取ることができ る。したがって、ICチップをプラスチックパッケージに 実装した時の寄生分(対地容量)による利得劣化を低減 でき、出力パワーの劣化も低減できる。

【0018】特に、容量結合回路の容量値Cは信号増幅 回路を構成する増幅用トランジスタの使用周波数fとIC チップのパッドからプラスッチクパッケージ外部の接地 電極までのインダクタ値Lとを用いて

20 [0019]

【数 1 】 $C = \frac{1}{L(2\pi f)^2} \tag{1}$

【0020】の値に近い容量値に設定すると効果的である。

【0021】また、容量結合回路として可変容量結合回路を用いた場合、可変容量結合回路の容量値が調整可能であるため、パッケージ外部の実装形態による誘導性が発生した場合(例えば、実装時の条件によってはプラスチックパッケージを搭載するマザーボード(プリント基板)の配線が誘導性を持つ場合)あるいは使用周波数帯の変更があった場合でも、式(1)を用いて可変容量結合回路の容量値を調整することにより、自由に直列共振周波数を設定できるため、実装条件及び使用条件によらず理想的な増幅素子の特性を得ることが可能である。ここで、理想的な増幅素子の特性とは、接地インピーダンスの値が、バイポーラトランジスタの場合はエミッタ抵抗のみ、電界効果トランジスタの場合はソース抵抗のみになることをいう。

0 【0022】また、容量結合回路と負性抵抗発生回路を介して第2接地端子へ接続する経路を有する場合、当該 負性抵抗の値を増幅用トランジスタ内部の接地端子電極 部に寄生する抵抗値に対して概略等しい絶対値で、負の値に設定することができる。このため、バイポーラトランジスタ中に含まれるエミッタ抵抗、あるいは電界効果トランジスタ中に含まれるソース抵抗を相殺し、無抵抗 に近づけることが可能となる。この結果、従来は増幅素子の利得特性のうち、エミッタ抵抗あるいはソース抵抗で減少していた減衰分を取り除くことができる。

[0023]

【発明の実施の形態】図面を参照して、本発明の実施の 形態を説明する。以下の図面の記載において、同一又は 類似の部分には同一又は類似の符号を付している。但 し、図面は模式的なものであり、現実のものとは異なる ことに留意すべきである。また、図面相互間においても 互いの寸法の関係や比率が異なる部分が含まれているこ とは勿論である。

【0024】(第1の実施形態)図1は本発明の第1実 施形態に係る高周波集積回路のブロック図である。点線 枠で囲んだ部分が半導体基板に形成された高周波集積回 路(ICチップ)102である。ICチップ102の内部に は信号増幅回路110がある。信号増幅回路110は、 例えば、ICチップの半導体基板がGaAs基板の場合は、 GaAs系ショットキーゲート電界効果トランジスタ(Metal -semiconductor FET; MESFET) やGaAs 系へテロ接合バイ ポーラトランジスタ(heterojunction bipolartransisto r; HBT)等の増幅素子を含んでいる。信号入力端子11 1、信号出力端子112、第1接地端子113及び第2 接地端子114はそれぞれICチップ102上のボンディ ングパッド(以下、単にパッドと記す)である。信号増 幅回路の接地電極と第1接地端子113とは配線のみで 接続され、かつ、信号増幅回路110の接地電極と第2 接地端子114とは容量結合回路115を介して交流的 に短絡されている。

【0025】本実施形態によれば、増幅素子の使用周波数帯で第1接地端子113へ接続する経路の接地インピーダンスが増大しても、第2接地端子114へ接続する経路はICチップ102をプラスチックパッケージに実装する時の寄生インダクタンス成分と容量結合回路との関係が直列共振的に作用するため、接地インピーダンスは最小の値を取ることができる。従って、対地容量によるICチップ102内の増幅素子の利得劣化が生じにくくなり、出力パワーの劣化も低減できる。

【0026】特にプラスチックパッケージのように実装時のボンディングワイヤの誘導値、リードフレームの誘導値など誘導性の大きなパッケージに本実施形態を使用するとプラスチックパッケージの影響を完全に除去できるため、増幅素子本来の利得特性および効率得ることができる。

【0027】図2は図1の回路構成の具体的な回路図である。点線枠内はICチップ102を意味し、ICチップ102内部には第1及び第2の増幅用トランジスタ(バイポーラトランジスタ)Q1,Q2、交流結合用キャパシタCc1,Cc2,Cc3、信号遮断用インダクタLv1,Lv2,Lv3,Lv4、そして増幅用トランジスタQ1,Q2の接地電極(エミッタ電極)にそれぞれ直列接続された接地用キャパシタCg1,Cg2が図2で構成されている。この接地用キャパシタCg1,Cg2が図1の容量結合回路115に相当する。図中正方形で示した部分はICチップのパッドである。各ボンディングパッドはRFinが信号入力用パッド、RFoutが信号出力パッ

ド、Vb1, Vc1, Vb2, Vc2は各トランジスタのバイアス電源電圧用パッドである。点線枠外部にある接地ワイヤのインダクタLw1, Lw2、Lw3, Lw4はICチップをプラスチックパッケージに実装した時のボンディングワイヤを意味し、ICチップ内部の接地用パッド(118, 119)とICチップ外部の接地電極とを接続されている。すなわちICチップ実装時はICチップ内部の接地用パッドは必ずICチップ外部の接地電極との間にインダクタが入ることになる。

6

【0028】この接地ワイヤのインダクタの値は実装形 態によって大きく変わるが、プラスチックパッケージを 用いた場合、0.5nHから2nH程度のインダクタンスを 一般的に持っている。

【0029】本実施形態は図2の増幅用トランジスタQ1,Q2の接地電極(エミッタ電極)に直列接続されたキャパシタCg1,Cg2及び接地ワイヤのインダクタLw2,Lw4があるため、(1)式に基づきCg1とLw2そしてCg2とLw4でそれぞれ直列共振を使用周波数fで発生させることができる。したがってプラスチックパッケージに実装しても接地インピーダンス(図2のZ)はワイヤなどの配線抵抗だけとなり、理想的に0Ωまで下げることが可能である。すなわち、実装時でもトランジスタへ負帰還がかかることが無くトランジスタの利得特性を劣化させることが無い。また、効率も良好となる。

【0030】図3は本実施形態に係る高周波集積回路 (ICチップ) 102をリードフレームを用いたプラスチックパッケージに実装した図である。接地用リード線としては第1接地リード線116と第2接地リード線117の2種類を用いている。第1接地リード線116は図2の接地ワイヤのインダクタLw1, Lw3に相当し、第2接30地リード線117は図2の接地ワイヤのインダクタLw2, Lw4に相当する。

【0031】従来はボンディングワイヤの影響をできる限り少なくするため、IC下部のベッドを接地用電極として用い、さらにベッドから裏面へ接地電極を取り出す必要があった。このためそのIC専用的なリードフレームが必要となり、また、モールドパッケージの工程が複雑となるため、コスト上昇の一因となっていた。

【0032】本実施形態を用いることで、接地用リード線として通常のリード線(リードフレームのリード線) 40 を使用することができ、一般的なリードフレームと実装 工程を用いることができるため、簡便で低コストな製品 となる。

【0033】図4は本実施形態時のプラスチックパッケージ内部での実装による寄生成分の模式図である。ここではICチップ102の第2接地パッド119から第2接地リード線117までの成分を示している。容量結合回路115のキャパシタとボンディングワイヤ130のインダクタにより、キャパシタとインダクタの直列接続となっている。またICチップの対地容量200を容量結合50 回路115のキャパシタと並列接続で示している。

7

【0034】図5は本実施形態(図4)と従来例(図14)との実装時の接地インピーダンスの特性を示す図である。実線が本実施形態の接地インピーダンスであり、破線が従来例の接地インピーダンスである。従来例(図14)は1mm程度のボンディングワイヤ130のインダクタンス(0.2~0.3nH)の影響とチップから接地への寄生容量(対地容量)200(数10pF)の並列接続のため周波数と共に接地インピーダンスが増大し、ある周波数で並列共振が発生し、インピーダンスが無限大になる。例えば、使用周波数帯が2GHz帯、インダクタンスが0.2~0.3nHの時、接地インピーダンスは3Ω前後と非常に高くなる。

【0035】本実施形態(図4)はICチップ内部に形成したキャパシタ(容量結合回路)115とボンディングワイヤ130のインダクタンスとが使用周波数fで直列共振となるようにキャパシタの値を設定しているため、接地インピーダンスは実質的に0となる。例えば、使用周波数fが2.0GHz、インダクタンスが1nHの時は、キャパシタは6.3pFと設定した。尚、対地容量の値は、使用周波数fから見て、非常に大きいため、対地容量200側には電流が流れにくくなる。従って、本実施形態では、使用周波数帯f以外の周波数帯を使わないので、対地容量200は無視でき、容量結合回路115とワイヤ130の値列回路とみなすことができる。この容量結合回路115とワイヤ130の値を使用周波数帯fで直列共振を起こすように設定すれば、接地インピーダンス2は、次式より

[0036]

【数2】

$$Z = \sqrt{R^2 + (\omega L - \frac{1}{\omega C})^2}$$
 (2)

【0037】極小点となり、回路は安定動作が可能となる。ここで、Rは容量結合回路115,ワイヤ130及び増幅素子のエミッタ抵抗の直列回路全体の抵抗を示す。また、図5に示すように使用周波数帯域Δfに対してバンドパス状に接地インピーダンスが得られるため、不要信号を除去することも可能である。

【0038】図6は本実施形態(図4)と従来例(図14)との実装時の増幅素子の利得特性および効率特性を示す図である。実線は本実施形態、破線は従来例を示す。測定は同一入出力条件で、同一増幅器ICを用いて行った。測定周波数は使用周波数帯 f である 2.0 GHzである。入力パワーに対する出力パワーの比,すなわち利得は、従来例に比べて本実施形態の方が12dB程度良好である。これは増幅素子の使用周波数帯 f における本実施形態及び従来例のトランジスタ素子抵抗を含めた接地インピーダンスの比によって決まる値であり、トランジスタ素子の寄生エミッタ抵抗を1Ω、従来例の2.0 GHzにおける接地インピーダンスを3Ωとしたとき、ワイヤインダクタンスによる接地インピーダンスの増加分

は12dB程度であることから、本実施形態によって接地インピーダンスが素子寄生抵抗分のみの最小値で済んでいることがわかる。

8

【0039】また、同一条件で出力パワーが増加するため、図6に示すように、効率に対しても本実施形態によって、ワイヤインダクタンスの影響を除去することができるため、高効率となっている。

【0040】図7は、図1の容量結合回路115の概略 断面図である。本実施形態では、容量結合回路115と 10 して、第1配線層304,第2絶縁層303及び第2配 線層305で構成されたMIM(Metal-Insulator-Metal)キャパシタを用いた。例えば、半導体基板301はGaAs基 板、第1絶縁層302はSiO2層、第2絶縁層303 はSiO2層、第1配線層304はAu層、第2配線層 305はAu層である。第1配線層304は図1の信号 増幅回路110内の増幅素子の接地電極へ、第2配線層 305は図1の第2接地端子114へ接続されている。

【0041】(第2の実施形態)図8は本発明の第2実施形態に係る高周波集積回路の概略ブロック図である。図1と同じ構成要素については、図1の説明を参照していただき、ここでは省略する。図1と異なる点は、図1の容量結合回路115が可変容量結合回路120に置き換わっている点と、この可変容量結合回路の容量値を変更するための調整端子121が備わっている点である。この調整端子はICチップ上でのボンディングパッドであり、ICチップ外部と電気的に接続可能である。また、前記可変容量結合回路が可変ダイオードである場合、前記調整端子は電圧端子である。

【0042】本実施形態でも、第1の実施形態で説明し 30 たように、対地容量によるICチップ内の増幅素子の利得 劣化が生じにくくなり、出力パワーの劣化も低減できる。さらに、ICチップをプラスチックパッケージに実装後に可変容量回路の容量値を調整できるので、第1の実施形態に比べてより正確に出力パワーの劣化を低減できる。

【0043】図9は図8の回路構成の具体的な回路図である。図8の可変容量結合回路120が接地用キャパシタCg3,Cg4に相当する。図2と同じ構成要素については、図2の説明を参照していただき、ここでは省略する。図2と異なる点は、接地用キャパシタCg3,Cg4の容量値が変化することである。このような構成にすることにより、実装形態によって接地インダクタンスLw1~Lw4が変化してもそれに応じて容量値を変化させれば良く、最小の接地インピーダンス状態を実装形態に依らず実現できる。また、トランジスタQ1,Q2の使用周波数fが変更となった場合でも、それに応じて容量値を変化させれば良く、汎用性に優れている。

【0044】図10は、図8の可変容量結合回路120の概略断面図である。本実施形態では、可変容量結合回 50 路120として、P層406(不純物はボロン(B)、

不純物濃度は $1 \times 1 \times 1 \times 10^{15} \text{ cm}^{-3}$), P^+ 層407 (不純物 はボロン (B)、不純物濃度は 1×10^{17} c m⁻³), N⁺ 層408 (不純物はヒ素 (As)、不純物濃度は1×1 $0^{18}\,\mathrm{cm}^{-3}$) 及びN層 $4\,0\,9$ (不純物はヒ素(As)、 不純物濃度は $1 \times 10^{16} \, \text{cm}^{-3}$) で構成されたバラクタ ダイオードを用いた。例えば、半導体基板401はGaAs 基板、絶縁層402はSiO2層、第1配線層404は Au層、第2配線層405はAu層である。第1配線層 404は図8の信号増幅回路110内の増幅素子の接地 電極へ、第2配線層405は図8の第2接地端子114 へ接続されている。図8の調整端子121は第2配線層 405のどこかに接続されていればよい。

【0045】(第3の実施形態)図11は本発明の第3 実施形態に係る高周波集積回路のブロック図である。図 1と同じ構成要素については、図1の説明を参照してい ただき、ここでは省略する。図1と異なる点は、容量結 合回路115と第2接地端子114の間に負性抵抗回路 122が設けられている点である。本実施形態でも、第 1の実施形態で説明したように、対地容量によるICチッ プ内の増幅素子の利得劣化が生じにくくなり、出力パワ ーの劣化も低減できる。

【0046】さらに、本実施形態はICチップ内の増幅素 子(ここではバイポーラトランジスタとして説明する) の寄生抵抗分(エミッタ抵抗RE)に見合った絶対値で、 負の符号となる負性抵抗回路122を備えており、使用 周波数 f で接地インピーダンスがーREになるように設定 する。その場合、トランジスタQ1の真性トランジスタ領 域から接地インピーダンスを見るとΟΩとなり、負帰還 のかからない理想的な信号増幅回路とすることが可能で ある。すなわち負性抵抗回路122を備えることによっ 30 路のブロック図。 て、真性トランジスタ領域本来の利得特性を得ることが できる。

【0047】図12は、図11の負性抵抗回路122の 回路図である。端子501は図11の信号増幅回路11 0内の増幅素子の接地電極に容量結合回路115を介し て接続されており、端子114は図11の第2接地端子 である。502はバイポーラトランジスタ、503は容 量素子、504はコイルである。

【0048】端子501から第2接地端子114方向へ 見た場合のインピーダンスZは次式で表される。

[0049]

【数3】

$$Z = \frac{(\omega L - \frac{1}{\omega C}) (\omega Lgm + j)}{\omega^{2} L^{2}gm^{2} + 1}$$
(3)

【0050】ここで、gmはバイポーラトランジスタ5 02のトランスコンダクタンス、Cは容量素子503の キャパシタンス、Lはコイル504のインダクタンスで ある。

【0051】従って、 $[\omega L-1/(\omega C)]$ が負となる条 50 105 入力リード線

件、すなわち、 ω^2 LCが1未満となるように設定すれ ば、負性抵抗回路122は負の抵抗を発生することがで きる。

10

【0052】(他の実施形態)以上、本発明の第1乃至 第3の実施形態について説明したが、本発明は上述した 実施形態の限定されるものではない。本発明は、その趣 旨を逸脱しない範囲で適宜上述した実施形態の変更が可 能である。例えば、図11の容量結合回路115を図8 の可変容量結合回路120で置き換えてもよい。

[0053]

【発明の効果】本発明によれば、出力パワーの劣化を低 減した高周波集積回路を提供することができる。

【図面の簡単な説明】

【図1】 本発明の第1実施形態に係る高周波集積回路 のブロック図。

【図2】 図1の回路構成の具体的な回路図。

第1実施形態に係る高周波集積回路を実装し 【図3】 たプラスチックパッケージ図。

第1実施形態時のプラスチックパッケージ内 【図4】 部での実装による寄生成分の模式図。

周波数とインピーダンスの関係図。 【図5】

入力パワーと出力パワー及び効率の関係図。 【図6】

【図7】 図1の容量結合回路115の概略断面図。

【図8】 本発明の第2実施形態に係る高周波集積回路 のブロック図。

【図9】 図8の回路構成の具体的な回路図。

【図10】 図8の可変容量結合回路120の概略断面

【図11】 本発明の第3実施形態に係る高周波集積回

【図12】 図11の負性抵抗回路122の回路図。

【図13】 従来のプラスチックパッケージの概略図。

【図14】 従来のプラスチックパッケージ内部での実 装による寄生成分の模式図。

【図15】 従来の高周波集積回路のブロック図。

【符号の説明】

Q1~Q4 トランジスタ

Cc1~Cc3 交流結合用キャパシタ

Cg1~Cg4 キャパシタ

40 Lv1~Lv4 信号遮断用インダクタ

Lw1~Lw4 接地ワイヤのインダクタ

RFin 信号入力用パッド

Vb1, Vb2 ベース電源電圧用パッド

Vc1, Vc2 コレクタ電源電圧用パッド

100 リードフレーム

101 ベッド

102 ICチップ

103 モールド樹脂

104 IC電源リード線

9

12

11

106 出力リード線

107 パッド

接地パッド 1 0 8

接地リード線 1 0 9

信号增幅回路 1 1 0

信号入力端子 1 1 1

信号出力端子 1 1 2

第1接地端子 1 1 3

第2接地端子 1 1 4

容量結合回路 1 1 5

第1接地リード線 1 1 6

第2接地リード線 1 1 7

第1接地パッド 1 1 8

1 1 9 第2接地パッド

可変容量結合回路 1 2 0

1 2 1 調整端子

1 2 2 負性抵抗回路 130 ワイヤ

200 対地容量

301,401 半導体基板

第1 絶縁層 3 0 2

第2絶縁層 3 0 3

304,404 第1配線層

305, 405 第2配線層

4 0 2 絶縁層

P層 406

407 P⁺層 10

> N⁺層 4 0 8

4 0 9 N層


5 0 1 端子

502 バイポーラトランジスタ

503 容量素子

504 コイル


【図1】




111 信号入力 端子 -C 112 信号出力端子 → 115 容量結合回路

113 第1接地端子 114 第2接地端子


【図2】





【図4】




【図5】









[図7]





【図8】





【図10】





フロントページの続き

F ターム(参考)5F038AC01AC03AC05AC12AC15AV04AZ06BE07BE09BH02BH03BH19DF01DF02EZ01EZ20EZ20FA16HA06HA11HA25HA29HA33QA02QA03

QA04 SA13 TA01 TA02 TA03